

# Procesoare si Sisteme de Achizitie

Conf. Daniel Belega

*Departamentul Masurari si Electronica Optica,  
Facultatea de Electronica și Telecomunicatii,  
Universitatea Politehnica din Timisoara,*

*Cabinet B 320,*

*Email: [daniel.belega@etc.upt.ro](mailto:daniel.belega@etc.upt.ro)*



# Procesorul de semnal TMS320C6416T

## §1. Generalități

- Generatii de procesoare de semnal realizate de firma Texas Instruments (TMS320):
  - Procesoare in virgula fixa: C1x, C2x, C5x, C54x și C55x
  - Procesoare in virgula flotanta: C3x, C4x și C8x
  - Noua generatie de procesoare (platforma TMS320C6000):
    - Procesoare in virgula fixa: C62x și C64x
    - Procesoare in virgula flotanta: C67x

## ○ Domenii de aplicatii pentru procesoarele TMS320

Automotive	Consumer	Control
Adaptive ride control Antiskid brakes Cellular telephones Digital radios Engine control Global positioning Navigation Vibration analysis Voice commands	Digital radios/TVs Educational toys Music synthesizers Pagers Power tools Radar detectors Solid-state answering machines	Disk drive control Engine control Laser printer control Motor control Robotics control Servo control
General Purpose	Graphics/Imaging	Industrial
Adaptive filtering Convolution Correlation Digital filtering Fast Fourier transforms Hilbert transforms Waveform generation Windowing	3-D computing Animation/digital maps Homomorphic processing Image compression/transmission Image enhancement Pattern recognition Robot vision Workstations	Numeric control Power-line monitoring Robotics Security access
Instrumentation	Medical	Military
Digital filtering Function generation Pattern matching Phase-locked loops Seismic processing Spectrum analysis Transient analysis	Diagnostic equipment Fetal monitoring Hearing aids Patient monitoring Prosthetics Ultrasound equipment	Image processing Missile guidance Navigation Radar processing Radio frequency modems Secure communications Sonar processing
Telecommunications		Voice/Speech
1200- to 56 600-bps modems Adaptive equalizers ADPCM transcoders Base stations Cellular telephones Channel multiplexing Data encryption Digital PBXs Digital speech interpolation (DSI) DTMF encoding/decoding Echo cancellation	Faxing Future terminals Line repeaters Personal communications systems (PCS) Personal digital assistants (PDA) Speaker phones Spread spectrum communications Digital subscriber loop (xDSL) Video conferencing X.25 packet switching	Speaker verification Speech enhancement Speech recognition Speech synthesis Speech vocoding Text-to-speech Voice mail

## ○ Avantajele procesoarelor din platforma TMS320C6000:

- viteză foarte ridicata (pot ajunge pana la 8000 MIPS);
- compilator C foarte eficient;
- usor de utilizat;
- preturi accesibile.

## ○ Aplicatii recomandate

- Pooled modems
- Wireless local loop base stations
- Remote access servers (RAS)
- Digital subscriber loop (DSL) systems
- Cable modems
- Multichannel telephony systems.
- Personalized home security with face and hand/fingerprint recognition
- Advanced cruise control with GPS navigation and accident avoidance
- Remote medical diagnostics
- Beam-forming base stations
- Virtual reality 3-D graphics
- Speech recognition
- Audio
- Radar
- Atmospheric modeling
- Finite element analysis
- Imaging (for example, fingerprint recognition, ultrasound, and MRI).

## §2. Caracteristicile procesorului TMS320C6416T

### ○ Are o arhitectura VLIW (Very-Long-Instruction-Word) – VelociTI.2

- 2 seturi de registre de uz general A si B de 32 biti;
- 8 unități functionale cu operare independentă:
  - 6 unitati aritmetice si logice (ALU) – operatii aritmetice pe 32 biti, 2x16 biti, 4x8 biti/ciclu masina;
  - 2 multiplicatoare – 4 inmultiri 16x16 biti (rezultate pe 32biti) /ciclu masina sau 8 inmultiri 8x8 biti (rezultate pe 16 biti)/ciclu masina.
- 64 registre de uz general pe 32 de biti;
- arhitectura incarcare/memorare nealiniata;
- instructiuni impachetate care reduc lungimea codul masina;
- executia tuturor instructiunilor este conditionata.

○ Are două coprocesoare de mare performanță:

- Coprocesor de decodare Viterbi – VCP (Viterbi Decoder Coprocessor);
  - este folosit pentru decodificarea datelor codate convolutional necesara în cadrul standardelor pentru telefoanele mobile din generația a treia (3G) – standardele IS2000 și 3GPP.
- Coprocesor de decodare turbo – TCP (Turbo Decoder Coprocessor);
  - este folosit pentru decodificarea datelor codate turbo în cadrul standardelor pentru telefoanele mobile din generația a treia (3G) – standardele IS2000 și 3GPP.

○ Este procesorul de semnal în virgulă fixă cel mai performant:

- durata ciclului mașină: 1,67/1,39/1,17/1ns;
- frecvență de tact: 600/720/850/1000 MHz;
- 8 instrucțiuni de 32 pe biți/ciclu mașină;
- 28 de operații/ciclu mașină;
- 4800, 5760, 6800, 8000 MIPS.

- Memoria are o arhitectura pe doua nivele pentru memoria de date si de program

- primul nivel - memorie cache de program (L1P) de 128K-Bit;
- primul nivel - memorie cache de date (L1D) de 128K-Bit;
- al doilea nivel - memorie de date si de program (L2) de 8M-Bit;  
L2 poate fi configurata partial cache, partial SRAM.

- Doua interfete accesare memorie externa -EMIFA si EMIFB (External Memory InterFace)

- EMIFA este pe 64 biti, iar EMIFB este pe 16 biti;
- permit interfatarea cu memorii asincrone (SRAM si EPROM), sincrone (SDRAM, SBSRAM, ZBT SRAM si FIFO) si periferice.

- Controler perfectionat de acces direct la memorie – EDMA (Enhanced Direct-Memory-Access)


- are 64 de canale independente.

- Port paralel de interfata cu un echipament gazda – HPI (Host-Port Interface)
  - numarul de biti ai magistralei sunt programati de utilizator (32/16 biti).
- Interfata Master/Slave PCI
  - trei registre pentru magistrala de adresa PCI;
  - interfata seriala EEPROM pe 4 fire;
  - cerere de intrerupere PCI prin programare;
  - intrerupere a procesorului via ciclu PCI I/O.
- Trei porturi seriale multicanal cu acces direct la memorie – McBSP (Multichannel Buffered Serial Port)
  - interfata directa cu cadrele T1/E1, MVIP, SCSA;
  - transmisia si receptia se poate efectua multicanal pana la 256 de canale;
  - compatibile ST-BUS si AC97;
  - compatibil SPI (Serial Peripheral Interface).

- Trei circuite de temporizare pe 32 de biti (Timer 0 –Timer 2)
- O interfata UTOPIA (Universal Test and Operations Interface for Asynchronous Transfer Mode (ATM))
  - permite ca procesorul sa fie un circuit ATM slave.
- 16 pini I/O pentru utilizare generala GPIO (General Purpose I/O Pins)
- Generator de tact PLL flexibil
- Emulare conform cu Standardul IEEE-1149.1(JTAG)
- Realizat in tehnologie CMOS - proces tehnologic 0,9  $\mu\text{m}$
- Tensiune de alimentare – intern 1,1 V (600 MHz), 1,2 V (720, 850, 1000 MHz); I/O – 3,3V


## ○ Capsula BGA (Ball Grid Array) – 23x23 mm

GLZ, ZLZ and CLZ 532-PIN BALL GRID ARRAY (BGA) PACKAGES  
(BOTTOM VIEW)





## §2. Structura procesorului TMS320C6416T


### § 2.1. Schema bloc





## § 2.2. Semnalele procesorului











## § 3. Unitatea Centrala de Prelucrare - CPU

### § 3.1. Introducere

#### ○ CPU contine:

- o unitate de extragere a codului instructiune din memoria de program;
- o unitate de trimitere a instructiunilor & ‘impachetare’ avansata a instructiunilor ;
- o unitate de decodificare a instructiunilor;
- 2 cai pentru date A si B, fiecare avand 4 unitati functionale;
- 64 de registre pe 32 de biti;
- registre de control;
- logica de control;
- test, emulare si logica de intreruperi.

- Unitatile de extragere a codului instructiune din memoria de program, de trimitere a instructiunilor si de decodificare a instructiunilor pot furniza pana la 8 instructiuni de 32 de biti la unitatile functionale la fiecare perioada de tact a CPU.
- Procesarea instructiunilor are loc in fiecare din cele doua cai ale datelor.
- Operatiile de control ale procesorului sunt stabilite in registrul de control.


## § 3.2. Caile de date si controlul functionarii CPU

### § 3.1. Caile de date A si B

○ Caile de date A si B contin:

- doua seturi registre de uz general A si B;
- 8 unitati functionale (.L1, .L2, .S1, .S2, .M1, .M2, .D1 si .D2) ;
- 2 cai de incarcare a datelor din memorie (LD1 si LD2);
- 2 cai de stocare a datelor in memorie (ST1 si ST2);
- 2 cai pentru adresele datelor (DA1 si DA2);
- 2 seturi de registre de date pentru datele pe cele doua cai.

# Schema bloc a cailor de date A si B



## ○ Seturile de registre de uz general

- Sunt doua seturi de registre de uz general (A si B) situate pe caile de date ale CPU. Fiecare dintre acestea contine 32 de registre de 32 de biti (A0 – A31, respectiv B0-B31). Aceste registre pot fi utilizate pentru date, pointeri ale adreselor datelor sau registre de conditie.
- Seturile de registre A si B lucreaza cu date in virgula fixa pe 8 biti pana la 64 biti. Datele reprezentate pe un numar de biti mai mare decat 32 biti (de exemplu 40 biti sau 64 biti) sunt memorate in registre pereche. CEi mai putini semnificativi 32 de biti sunt memorati in registrul cu numar par, iar ceilalți biti mai semnificativi (8 sau 32 biti) in urmatorul registru, care este intotdeauna un registru cu numar impar. Pachetele de date sunt memorate – fie valori  $4 \times 8$  biti sau  $2 \times 16$  biti intr-un singur registru de 32 de biti, fie valori  $4 \times 16$  biti sau 64 biti in registre pereche.
- Sunt 32 de perechi de registre valide pentru date de 40 biti si 60 biti.

## Schema de memorare a unei date pe 40 de biti in registre pereche

